意法半導體新入門級微控制器STM32C5 于 2026 年 3 月正式推出，搭載 Arm? Cortex?-M33處理器內核，采用 40 納米制造工藝，配備雙區閃存，存儲容量 128KB 至 1MB，可耐受1萬次擦寫，基礎扇區容量 8KB；專用閃存區的扇區可降至2KB，使存儲分區管理更精細化。STM32C5 主打使用簡單，架構精簡，例如，沒有采用可信執行環境（TrustZone），并簡化了內部時鐘系統。它也是意法半導體高性價比入門級 STM32 系列中首款集成浮點運算單元（FPU）的微控制器。

     內核運行主頻144 MHz，算力表現強勁，集成 DSP 指令集和除法運算硬件，CoreMark 跑分 593 分，每兆赫茲性能為 4.12 分，遠超市面上主流的入門級CortexM0+微控制器，這也是入門級 MCU 首次達到如此高的性能水準，而且在125℃（結溫最高 140℃）以下的寬溫環境下，全程保持高性能，無需降頻。STM32C5的時鐘源只用一個內部高速RC振蕩器（HSI）；該振蕩器出廠已完成校準，在 - 20℃ ~ +105℃環境溫度范圍內，計時精度達±1%。

     STM32C5封裝選型覆蓋20 引腳（TSSOP/UFQFPN）至144 引腳（LQFP），引腳定義兼容 STM32H5 系列微控制器，可在PCB板上直接替換相同封裝的 STM32H5，但需注意的是，STM32C5將部分專用功能引腳改為了通用 GPIO，例如，BOOT0與GPIO共用一個引腳（新增1路GPIO），取消 VBAT 引腳（增加1 個 GPIO），減少 1 個 VCAP 引腳（增加 1 個GPIO），取消 VDDUSB 引腳（增加 1 個 GPIO）。因此，相同封裝的 STM32C5 比 STM32H5 多出4 路通用 GPIO；LQFP100和LQFP144 大封裝STM32C5 最多騰出6個GPIO引腳。

     STM32C5 配備了STM32全系列通用的標準外設（含 CAN FD接口），同時集成了多數入門級 MCU 中不常見的外設資源。例如，該芯片搭載豐富的模擬外設，包括12 位 ADC、DAC、運放和比較器，這樣的配置可有效精簡物料清單，縮減 PCB面積，降低整體成本。以太網數據傳輸速率達到10/100 Mbps，入門級微控制器很少標配以太網。STM32C5具有 MII、RMII 接口，可以搭建局域網；64 引腳及以上封裝提供以太網接口。此外，STM32C5 還支持 USB 2.0 全速主機（Host）和設備（Device）雙模式。

通過意法半導體中間件庫，STM32C5 可將終端應用變為標準類設備、HID 人機接口或其他類型 USB 產品。I3C 總線數據傳輸速率比常用的 I2C 總線更高，在控制器和傳感器數據采集應用場景，I3C 總線正在快速普及應用。為了順應這一發展趨勢，STM32C5內置 I3C外設。STM32C5搭載 XSPI（SPI擴展接口）可連接八線 / 四線 SPI 外部存儲器，通過 XSPI 四線模式，STM32C5可以拓展連接外部OSPI存儲器和QSPI 顯示屏。針對加密類應用，STM32C5 集成SHA、AES、真隨機數發生器（TRNG）和抗側信道攻擊的公鑰加密加速器（PKA）功能。硬件唯一密鑰（HUK）通過為全新出廠MCU植入專屬密鑰，解決了預置密鑰這一長期存在的的安全加密難題；搭配 ST 加密算法庫，開發人員的安全設計無需從零開始，大幅加快應用開發。

下面深入討論一些重要功能：

IO狀態保持功能

     IO 狀態保持功能用于在微控制器待機模式期間鎖定 GPIO 輸出狀態。在微控制器進入待機模式后，GPIO引腳處于浮空狀態，此時，功耗降至最低。IO 狀態保持功能是通過片上 GPIO 上拉和下拉電阻鎖定IO輸出狀態。上拉和下拉電阻是阻值約 40 kΩ的弱電阻，適用于驅動高阻抗輸入電路。芯片進入待機模式后，立即對 IO 狀態進行采樣；待機喚醒后，上拉和下拉電阻將持續作用，直至軟件將 PWR_IORETR 寄存器中的 IORETEN 位清零為止。這一特性賦予 STM32C5 更強的功能，適于各類看重低功耗需求的應用場景。

SPI數據采樣延時功能

     數據采樣延時是STM32C5標配 SPI 外設的一項新功能。STM32C5的SPI 主機模式通信頻率達到72MHz。電氣隔離器等會造成數據信號延時，當使用這類電路時，即便頻率再低，通信也可能出現異常問題。假設 SPI_SCK 時鐘為 50MHz，時鐘周期 T_sck 為 20ns，數據采樣發生在MISO 輸入引腳的數據位中間位置。如果電氣隔離器的傳輸延時達到 10ns 甚至更高，采樣時刻會落在數據跳變沿上或有效采樣區間之外，SPI 將無法正常工作。該延時無法通過外部手段解決，因為它與 SPI 內部采樣機制直接相關。在通過設置 SPI 寄存器中的DRDS 位來啟用數據采樣延時功能后，SPI 會將采樣時間延后半個時鐘周期（T_sck/2）（在本例中即為 10ns），可精準抵消電氣隔離器造成的傳輸延時，讓設計人員實現更高的 SPI 通信速率。

用戶數據閃存

     閃存采用 8KB 頁結構，同時部分閃存區域提供更精細的存儲粒度，這個區域稱為閃存數據區，默認地址范圍為0x0840 0000 ～ 0x0840 FFFF，在存儲映射中，數據區偏離代碼區4MB。數據區是64KB固定容量，而且可以從這里執行代碼。在默認模式下，閃存數據區與常規用戶代碼區的唯一區別是，數據區頁容量縮小為 2KB。9 位校驗碼（ECC）和 128 位（四字）寫入數據保持不變。不過，當選項字節中的EDATA_EN控制位啟用后，閃存數據區和代碼區就會出現很大的不同。數據區將切換為精細化數據閃存模式：支持最小16 位的寫入操作；每6 個連續半字就有自己的 6 位校驗碼（ECC），因為存儲糾錯碼占用更多存儲空間，每頁容量變為1.5KB，有效可用空間縮減為 48KB（雙分區結構，每區 24KB）。模式切換后，閃存數據區映射地址變更為0x0900 0000 ～ 0x0900 BFFF，且該區域禁止代碼執行。該硬件特性能夠更好地實現片內閃存的EEPROM 模擬與磨損均衡算法，適配高頻數據存儲場景。

     工程師必須注意，當 EDATA_EN = 1（啟用精細化數據閃存模式）時，每個 16 位數據（半字）對應 6 位 ECC校驗碼的設計隱藏著一個副作用。在默認配置下，128 位閃存行對應 9 位 ECC校驗碼保護，閃存擦除后的內容對應正確的 ECC 值（128 位數據為全 1 即0xffff...ff，9 位 ECC 為全 1即 0x1ff）。但是，在 6 位 ECC 和半字的模式下，情況就完全不同了，在數據被擦除后，閃存 的16 位數據是 0xffff，其對應的ECC 值是 0xff；但 0xffff 對應的正確的 6 位 ECC 校驗值應該是0xa1，結果，在 EDATA_EN=1 模式下讀取已擦除的數據閃存時，會觸發 ECC 雙位錯誤檢測，并產生不可屏蔽中斷（NMI）。

     通過使用意法半導體 STM32 系列開發工具，開發者能夠便捷地上手了解 STM32C5 的各項功能，配套工具包含 STM32C5 Nucleo開發板，以及全面升級的 STM32Cube 生態系統。該生態涵蓋全新的 CubeMX2、新一代 HAL2 驅動（適配 STM32C5 的原生驅動）和VS Code 版 STM32CubeIDE。這個開發環境經過市場驗證，支持 CMake 項目開發。

作者：Milan Pidrman, 意法半導體STM32 MCU應用工程師

來源：意法半導體